串行通信接口可靠性的研究论文
摘要:针对目前市场上对电子产品的可靠性要求越来越高的趋势，提出了采用优秀的电路板布局和良好的软件设计来提高通信接口可靠性的方法.首先介绍了提高串行通信系统可靠性的通用系统设计规则;然后重点介绍了通用串行通信接口的问题和各自的解决方案;最后给出了使用DSP来实现高可靠性串行通信的方案.
关键词:串行通信;噪声;传输线
0引言
由于产品技术性能和结构要求等方面的提高，使得其可靠性问题愈显突出.如果没有可靠性保证，高性能指标是没有任何意义的.国外的电气公司与各种国际机构(如lEE、IEEE等)对可靠性都很重视.而国内的电子厂商对可靠性的重视则不够，导致大量产品出现返修，在客户现场频频报错，MTBF<1年，使企业的服务成本居高不下，占企业销售额的10%，甚至达到20%.提高产品的可靠性，除了在物料采购和生产维护现场采取措施外，正确合理的设计方法是最重要的.
据统计，降低串行通信接口可靠性的主要原因是电路板布局.串行通信接口主要是边沿触发的状态机，也就是说，每当在时钟线上出现1个有效的边沿时，状态机就被触发.当在串行接口达到有效电压时，则认为有效沿产生.对于5 V电源来说，2.5 V为有效电压;
对于3.3 V电源来说，1.3 V为有效电压.如果串行时钟设置为上升沿触发(在控制寄存器中设置)，当串行时钟上的电压由低于有效电压上升到高于有效电压时，有效的触发边沿产生.如果串行时钟设置为下降沿触发，当串行时钟上的电压由高于有效电压下降到低于有效电压时，有效的触发边沿产生.
1串行通信故障类型
1.1串行时钟上的噪声有许多的设计问题会导致串行时钟上的噪声.该噪声会在1个时钟周期内多次越过时钟上的有效电压，有时具有大的信号反射，引起串行时钟在每个时钟周期内多次越过有效电压.这样串行通信上的`状态机就会在1个时钟周期内2次采样串行数据线，导致采样数据错误.如果进行了合适的补偿，在每个时钟周期内进行1次数据采样，则数据正常.下面介绍2种主要的补偿措施.
1)解耦VCC和GND管脚.在每个VCC和GND管脚之间放置一0.1 UF电容，这会使串行接口电源免受电源线上干扰的影响.VCC和GND上大的干扰会使处理器程序跳转到不确定的状态，导致处理器死机.
这些电容离VCC和GND管脚越近越好.图1是一种良好的布局，解耦电容离管脚近.
图1良好的布局
2)硬件结构(PCB和布线).
当串行通信线过长时需要采取一些反射补偿措施.
1.2串行数据错误
1)收发数据错误.首先要确定串行通信器件工作正常.如果是收到错误数据，则有可能是与之通信的设备发送的数据是错误的.如果这样，要确认一下产生的信号为无干扰信号，并且达到了时序要求.串行通信结构如图2所示.
2)数据移位错误.当串行接口2接收到串行接口1发送数据的移位版本时，通常是因为信号的同步问题，即发送了未同步的数据或是因为串行时钟上的噪声.从串行接口1发送到串行接口2的8位数据移位的实例如表1所示.
表1数据移位
3)串行接口没有反应.当串行接口没有使能时，接口信号线为三态中的高阻态.
4)串行端口上无效的电平.当2台设备都想驱动该串行接口时，就会出现无效电平的情况.当1台设备设定端口为高电平而另外1台设备设定端口为低电平时，端口上的电压将会是VCC和GND之间一不确定的值.同时这样也会损害某一设备.
5)端口线上的噪声.
2故障解决办法
DSP的串行接口对系统外的噪声非常敏感.噪声包括信号线上的反射噪声、长传输线的信号质量下降和信号干扰.任何通信接口上的超过3～4英寸的传输线在高频情况下都被看做传输线，必须采取措施降低噪声，否则将导致接口发送或接收到错误的数据.因此，对于故障的解决，除了良好的电路板布局和设计规则外，应在信号传输线上增加一串联电阻，并尽量靠近信号的发生端.电阻典型值为20～100Ω，具体值由信号线的长度和信号线的特性阻抗决定.
如果信号线上总的电气延时大于6倍的信号源上升或下降时间，则该信号需要重新设计.信号线网络的延时粗略计算为0.180 ns/inch和2 pf/inch.
例1某一信号源驱动6个负载，每个负载8pF，负载为星型连接，最长的传输路径为15英寸.驱动器的输出阻抗为10Ω，信号源的上升和下降时间最大为2 ns.
总的信号延时为
0.180×15=2.7 ns总的RC负载延时为(8 pF×6+15×2 pF)×10Ω=0.780 ns信号延时与上升时间的比值为3.48 ns/2 ns=1.74.比值小于6，信号正常.
例2某一信号源驱动6个负载，每个负载8 pF，负载为星型连接，最长的传输路径为30英寸.驱动器的输出阻抗为15Ω，信号源的上升和下降时间最大为1 ns.
则总的信号延时为
0.180×30=5.4 ns的RC负载延时为(8 pF×6+30×2 pF)×15Ω=1.62 ns信号延时与上升时间的比值为(5.4+1.62)ns/1 ns=7.02.比值大于6，信号会引起反射问题，必须重新设计.
对于串联电阻，电阻值应该是PWB特性阻抗减去驱动器的输出阻抗.比如PWB为50Ω，驱动器为10Ω，则靠近驱动器的串联电阻应该是40Ω.
3实现方案
采用TI公司的DSP TMS320LF2407A来实现串行接口的通信.该DSP包含一高速同步串行IO口，允许长度可编程的串行位流，以可编程的位传输速度移入或移出器件.
采用有延时的上升沿时钟方案，串行接口在上升沿之前的半个周期发送数据，在信号上升沿接收数据，工作于从动模式(通过控制寄存器配置).数据从SO-MI引脚移出并且由SIMO引脚输入;CLK作为串行移位时钟的输入.当主控制器的CLK信号为合适的边沿时，写入到发送寄存器的数据将被传送到网络.为了接收数据，串行接口需等待主控制器送出的CLK信号，然后将SIMO引脚上的数据移入到接收寄存器.如果从控制器也发送数据，则必须在CLK信号开始之前把数据写到发送寄存器中.以下是串行通信接口的初始化代码:MCRB=MCRB|SET2|SET3|SET4|SET5;//SPI功能IO4结束语串行通信是目前非常通用的通信方式，它占用较少的IO口线，成本低.介绍了串行通信常见的一些降低可靠性的设计方法和改进措施.采用所介绍的增加可靠性的措施并且使用了所给出的代码来实现串行通信方案，系统可靠，能使产品的可靠性参数提高到MT-BF=3年.
参考文献
[1]王念旭.DSP基础与应用系统设计[M].北京:北京航空航天大学出版社，2001.
[2]刘和平.TMS320LF40X DSP结构原理及应用[M].北京:北京航空航天大学出版社，2006.
[3]张雄伟.DSP芯片的原理与应用[M].北京:电力工业出版社，1997.
【串行通信接口可靠性的研究论文】相关文章：