扩频系统中卷积编码的Verilog设计与仿真
全部作者： 王莹 第1作者单位： 北京邮电大学 电信工程学院 数字通信与宽带信息网络实验室 论文摘要： 为了改善数字通信系统的传输质量，提高数字通信系统传输的可靠性引入了信道编码，由于卷积编码的`优良性能使其在通信系统中得到广泛地应用。通过硬件描述语言Verilog HDL可以在QuartusII上建立卷积编码的仿真模型。 关键词： 卷积编码，仿真，Verilog HDL，QuartusII (浏览全文) 发表日期： 2008年03月17日 同行评议：
（暂时没有）
综合评价： （暂时没有） 修改稿：【扩频系统中卷积编码的Verilog设计与仿真】相关文章：