高速VITERBI译码器的研究与设计

高速VITERBI译码器的研究与设计

全部作者： 李选中 李庆 何文浩 第1作者单位： 武汉理工大学信息工程学院 论文摘要： 设计了1个高速(2,1,6)Viterbi译码器，通过采用并行基-4结构和比特级进位保存算法（Carry-Save Arithmetic），改进了Viterbi算法中加-比-选单元(Add-Compare-Select Unit)的结构，消除传统行波进位加法(Ripple-Carry Adder)结构中的进位链，缩减了Viterbi译码器的关键路径，极大的降低了译码时延，从而提高译码速度，译码速度可达到200Mb/s，可用在高速数字通信的不同应用场合中。 关键词： Viterbi译码器；进位保存算法；加-比-选；高速 (浏览全文) 发表日期： 2008年03月20日 同行评议：

修改1下文章格式。若干语句不通顺。

综合评价： 修改稿： 注：同行评议是由特聘的同行专家给出的评审意见，综合评价是综合专家对论文各要素的评议得出的数值，以1至5颗星显示。

【高速VITERBI译码器的研究与设计】相关文章：

关于景观设计主题及理念的研究04-11

工业设计中的价值潜力研究05-11

优化小学数学作业设计的研究开题报告08-18

研究生开题报告:居住空间设计10-19

山区高速公路桥梁桩基施工中钻孔与挖孔的利弊研究05-29

研究型野外实习教学的设计与实践05-29

设计美学的学科定位、研究对象和特点论文09-06

基于web的异地并行设计与制造系统研究06-02

IPTV发展中承载网的研究和设计05-11

英美文学作品课堂教学设计研究08-15