基于FPGA的H.264帧内预测器设计
全部作者： 申申 第1作者单位： 北京邮电大学电信工程学院 论文摘要： 本文设计了1种可配置并行的H.264帧内预测器硬件结构。分析了帧内预测的17种模式，利用预测模式运算的共性，本设计采用通用的预测模块，通过对输入、输出数据进行选择配置，实现不同的.预测模式。为提高处理能力，选用4路预测模块并行处理的结构。实验表明，本设计工作在50.6MHz，可实时处理SDTV格式（720x480 4:2:0 30Hz）的图像。 关键词： H.264/AVC 帧内预测器 可配置 并行 (浏览全文) 发表日期： 2007年12月14日 同行评议：
该论文提出了1种基于FPGA的帧内预测器的设计方案，并仿真验证了可行性。有1定的参考价值。设计方法合理，不足之处是缺少与已有方法在性能等方面的比较分析。
综合评价： 修改稿： 注：同行评议是由特聘的同行专家给出的评审意见，综合评价是综合专家对论文各要素的评议得出的数值，以1至5颗星显示。【基于FPGA的H.264帧内预测器设计】相关文章：