单相功率时钟绝热逻辑和8-bit全加器设计

时间:2020-08-29 14:09:06 通信工程毕业论文 我要投稿

单相功率时钟绝热逻辑和8-bit全加器设计

全部作者: 罗长宁 胡建平 第1作者单位: 宁波大学信息学院 论文摘要: 本文在研究了单相功率时钟CAL的基础上,提出了1种改进型CAL电路。传统电路的辅助信号采用方波,而改进电路的.辅助信号采用了正弦波,这样辅助信号就工作在绝热方式下。依此设计了1个8-bit超前进位加法器电路。最后,在采用TSMC 0.18um CMOS工艺器件参数情况下,对设计的加法器电路与未改进过的设计作比较,结果表明,低功耗特性明显。 关键词: CMOS,单相功率时钟,辅助时钟发生器,全加器 (浏览全文) 发表日期: 2007年07月02日 同行评议:

(暂时没有)

综合评价: (暂时没有) 修改稿:

【单相功率时钟绝热逻辑和8-bit全加器设计】相关文章:

1.新型功率变换器的设计

2.GMAT考试阅读和逻辑部分方法

3.浅谈材料的结构和逻辑联系

4.变矩器功率不足和油温过高的故障排除

5.中考物理复习之电功和电功率

6.电子文件管理系统逻辑架构设计

7.战略、商业模式和营销逻辑关系

8.GMAT考试阅读和逻辑部分方法论

9.LSAT逻辑推理部分的介绍和说明