采样率为192kHz的24位AD转换器CS5361原理及应用

时间:2023-03-18 20:21:44 理工毕业论文 我要投稿
  • 相关推荐

采样率为192kHz的24位AD转换器CS5361原理及应用

摘要:CS5361是CRYSTAL公司推出的192kHz采样率、多位(24位)音频Δ-ΣA/D转换器,它具有双通道输入、采样率高、动态范围大等特点,非常适合于高端音响或其它领域的应用。文中介绍了CS5361的主要特点、工作原理,并给出了它的典型应用实例。

1 CS5361的主要特性

CS5361是CRYSTAL公司推出的114dB、192kHz数据输出率的24位Δ-Σ结构音频AD转换器,其主要特性如下:

●采用多位Δ-Σ结构;

●具有24位转换精度;

●114 dB动态范围;

●总谐波失真+噪声优于-105 dB;

●系统采样率高达192kHz;

●功耗小于150mW?

●内部带有高通滤波电路或直流失调电压标定电路;

●内带线性相移数字抗混滤波器;

●支持5V到2.5V逻辑电平;

●采用差动输入结构;

●具有溢出检测功能;

●采用24脚SOIC或TSSOP封装形式。

CS5361是供数字音频系统使用的完整的模数转换器,可完成采样、模数转换、抗混滤波等功能,并最终产生以串行模式输出的、对应于左右两个输入通道信号的24位采样数据,而且其最高数据输出率可高达192kHz。

CS5361芯片采用具有优良噪声抑制能力的差动输入结构,并采用5阶多位Δ-Σ调制器,同时带有数字滤波器和抽样器,从而避免了需要外部抗混滤波器的麻烦。

2 CS5361的引脚排列及功能

CS5361采用24脚SOIC或TSSOP封装,引脚排列图如图1所示。芯片内部结构图如图2所示。各引脚的功能如下:

RST:低功耗模式选择端,低电平有效;

M/ S:主、从模式选择引脚,该脚为低电平时,芯片为从工作模式;

LRCK:该端可用于决定当前串行数据属于左通道还是右通道;

SCLK:串行移位时钟端口;

MCLK:调制器和数字滤波器的时钟源;

VD:芯片数字电源;

GND:地参考,必须与模拟地相连;

VL:数字输入输出部分电源;

SDOUT:串行数据信号输出端;

MDIV:时钟分频端,该脚为高电平时,主时钟被2分频;

HPF:高通滤波器允许端,该脚为低电平时,高通滤波器工作;

I2S/LJ:数据输出格式选择端,该脚为高电平时,输出格式为I2S,否则为左对齐输出格式;

M0、M1:操作模式选择端;

OVFL:左右通道溢出指示脚;

AINL+,AINL-,AINR+,AINR-:分别为左右通道模拟信号的+、-输入端;

VA:+5V模拟电源输入端;

VQ:内部静态参考电压,使用时应连接滤波器;

REFGND:内部采样电路参考地;

FILT+:内部采样电路参考电压。

3 基本工作原理

CS5361转换器工作时,应根据工作的具体需要确定工作模式、操作模式、输出格式、高通滤波模式等工作参数,下面分别介绍这些参数的意义及设置方式。

3.1 操作模式及采样率范围选择

CS5361转换器的M1、M0引脚状态可用于决定芯片的操作模式,通过设置适当的操作模式,可使CS5361的输出采样率(FS)在2kHz到192kHz之间进行选择。每种操作模式对应的采样率范围如表1所列。

表1 工作模式与输出采样率范围对应表

M1M0操作模式输出采样率范围(kHz)00单速模式2~4801倍速模式48~9610四速模式96~19211保留- - -

对于每种操作模式,芯片的性能可能略有差异,例如,工作在单速模式时,CS5361的数字滤波器的通带为0~0.47FS,阻带大于0.58FS,阻带衰减优于95dB,滤波器群延时为12/FS(S);工作在倍速模式时,CS5361的数字滤波器的通带为0~0.45FS,阻带大于0.68FS,阻带衰减优于92dB,滤波器群延时为9/FS(S);工作在四速模式时,CS5361的数字滤波器的通带为0~0.24FS,阻带大于0.78FS,阻带衰减优于97dB,滤波器群延时为5/FS(S),因此,应根据实际需要适当选择CS5361的操作模式。

3.2 系统时钟MCLK和MDIV状态

当CS5361的操作模式确定后,系统时钟和MDIV的状态将决定具体的输出采样率(FS)、左右通道时钟LRCK和串行移数时钟频率(SCLK)。

对于单速模式,其采样率范围为2~48kHz,因此,当MDIV为0时, MCLK的范围应为512kHz~12288kHz;而当MDIV为1时, MCLK的范围应为1024kHz~24576kHz;

对于倍速模式,采样率范围为48~96kHz,故在MDIV为0时, MCLK的范围应为6144kHz~12288kHz;为1时MCLK的范围应为12288kHz~24576kHz;

对于四速模式,由于其采样率范围为96~192kHz?因此,当MDIV为0时,MCLK的范围应为6144 kHz~12288kHz;而当MDIV为1时, MCLK的范围则应为12288kHz~24576kHz。

【采样率为192kHz的24位AD转换器CS5361原理及应用】相关文章:

公钥密码原理及其应用05-13

电压电流转换接口AM442原理及应用05-29

独特的民法原理06-02

四通道温度-脉宽转换器MAX669106-01

变“废”为宝,循环利用-粉煤灰在混凝土中的应用为例05-23

机械原理论文致谢(通用12篇)06-16

湿帘冷风机结构和原理01-03

液氢的生产及应用09-12

浅谈MOF材料的应用04-21

复卷机TNT耦合作用原理与质量控制研究05-08